培训大纲

第1章 CPLD/FPGA 基础知识
    1.1 CPLD/FPGA 的发展现状和发展趋势，各大厂商的 CPLD/FPGA 的异同
    1.2 Altera CPLD/FPGA 集成开发工具及第三方工具介绍
    1.3 Altera FPGA 的基本结构及演变 Cyclone，Stratix，Cyclone II，Stratix II 器件特点介绍及应用
    1.4 CPLD/FPGA 的设计流程简介，及其各个步骤之间的关系
    1.5 CPLD/FPGA 的配置电路 JTAG/PS/AS 及 CPU 加载电路与时序要求
    1.6 可编程逻辑常用设计思想和技巧
 第2章 硬件描述语言（VHDL）设计提高
    2.1 VHDL设计提高

第3章 Quartus II软件应用与提高
    3.1 Quartus II软件使用入门及注意事项
    3.2 设计输入方法 （原理图，HDL语言，网表输入，宏模块，IP Core）
    3.3 FPGA优化设计 
    3.4 时序约束与时序分析
    3.5 时钟管理与锁相环应用
    3.6 FPGA的功耗估计软件及应用
    3.7 LogicLock ( 逻辑锁定 ) 技术与实例分析
    3.8 Signaltap II 在线逻辑分析仪调试技术与实例分析
    3.9 综合实验-基于FPGA的直接数字频率合成器(DDS)的设计
  第4章 SOPC技术入门
    4.1 基于FPGA的SOPC设计技术
    4.2 软硬协同设计技术
    4.3 SOPC Builder环境介绍
    4.4 NIOS IDE软件开发环境
    4.5 实例实验-第一个程序“Hello World!”
第5章 SOPC技术提高-微处理器系统和指令系统的定制
    5.1 NIOS II 软核处理器的结构分析与配置
    5.3 硬件浮点乘法指令的设计和配置
    5.4 CRC指令的设计和配置
第6章 SOPC技术提高-基于Avalon总线接口的IP Core 的设计
    6.1 Avalon总线结构分析
    6.2 外设描述文件“.ptf”文件结构分析与设计
    6.3 PWM控制器 IP Core的设计
    6.4 流模式LCD/VGA控制器的 IP Core 的设计
    6.5 PS/2控制器 IP Core 的设计
 第7章 SOPC系统的板级定制和PCB电路板设计
    7.1 SOPC系统总体分析与设计
    7.2 FPGA的信号完整性及常用I/O电平标准
    7.3 功耗分析与热设计
    7.4 SOPC系统配置及调试部分电路设计
    7.5 SOPC系统电源完整性设计
    7.6 SDRAM及SRAM的选型与设计
    7.7 FLASH存储器的选型和设计
    7.8 FPGA高速电子系统的 PCB 布线和注意事项
    7.9 自定制板的SOPC Builder系统集成
第8章 NIOS常用外设及其C语言编程
    8.1 硬件抽象层(HAL)结构分析
    8.2 通用I/O口 PIO
    8.3 串口UART
    8.4 定时器编程
    8.5 Common FLASH Interface接口编程
    8.6 True模式Compact Flash接口编程
    8.7 NIOS中断系统及其编程
    8.8 DMA控制器及其编程
    8.9 多CPU协同工作及数据共享
第9章 SOPC与嵌入式系统开发
    9.1 常用嵌入式操作系统的介绍
    9.2 uC/OS-II 实时操作系统原理和在NIOS上的应用
    9.3 嵌入式GUI的原理和UC/GUI系统在NIOS系统上的移植
    9.4 文件系统在NIOS上的应用
    9.5 μClinux在NIOS上的移植与应用
第10章 工程实例的分析和设计
    10.1“频谱分析仪”的总体设计和软硬件协同设计
    10.2“频谱分析仪”的硬件设计
    10.3 “频谱分析仪”的软件设计
    10.4 “频谱分析仪”的总体调试